Introduzione

Il presente documento riporta i requisiti, le scelte progettuali, le prestazioni attese e quelle misurate di un chipset operante in banda V, e più precisamente nella gamma di frequenze comprese tra 59 e 66 GHz. Il chipset in oggetto include:

• un amplificatore a basso rumore (LNA)
• un amplificatore di potenza (HPA)
• due mixer per la conversione verso IF e viceversa

L’intero chipset è stato progettato su tecnologie europee, fornite da OMMIC (FRA), e rispettivamente:

• D007IH (GaAs HEMT, 70 nm)
• D006GH (Gan-on-Si HEMT, 60 nm)
• D01MH (GaAs mHEMT, 100 nm)

I due mixer sono stati progettati in topologie diverse ma comunque compatibili indifferentemente con l’uso in entrambe le direzioni di conversione. In particolare, si tratta di due mixer resistivi: il primo, singolarmente bilanciato e operate con pompa a fondamentale (52 GHz); il secondo, di tipo subarmonico con pompa a 26 GHz.

Il dimostratore tecnologico è stato sviluppato come deliverable del progetto A0113-2017-13615, bando Aerospazio e Sicurezza della Regione Lazio.

Requisiti

Le seguenti tabelle riportano i requisiti dei componenti del chipset.

Tabella 1 – Requisiti per l’LNA

Requisito	Valore	nota
Frequenza operativa	59-65GHZ
Gain	>20dB
NF	4.0dB
Temperatura operativa	-10 +55°C	TBC
Max Input Power	-70dBm
Adattamento alle porte I/O	>10dB
DC bias	60mW, max	OK, 3 stadi alimentati a 1.5 V e 12 mA ciascuno
Dimensioni	3.0mm x 2.0mm	OK

Tabella 2 – Requisiti per l’HPA

Requisito	Valore	Commenti
Frequenza operativa	59-65 GHz
Gain	>18dB
Pout	+28dBm
Temperatura operativa	-10 ÷ +55°C	Da confermare a valle analisi termica
Max RF Input Power	1.0 dBm
Adattamento alla porta di ingresso	>10 dB
Adattamento alla porta di uscita	>6 dB

Tabella 3 – Requisiti per i mixer

Requisito	Valore	Commenti
Frequenza operativa RF	60-60.4 GHz
Frequenza operativa IF	8-8.4 GHz
Frequenza LO	52 GHz/26 GHz
Perdita di conversione	≤ 10 dB
Adattamento RF	≤ 10 dB
Adattamento IF	≤ 10 dB
Adattamento LO	≤ 10
Isolamento LO-RF	≥ 20
Isolamento LO-IF	≥ 20
Isolamento RF-IF	≥ 20

Scelte di progetto

LNA

Tecnologia

I due parametri critici per una LNA sono il guadagno e la cifra di rumore. Mentre il requisito sulla cifra di rumore appare relativamente agevole da soddisfare, il requisito di guadagno, alle frequenze operative, appare più sfidante. Per soddisfare tale requisito di gain (>20dB in banda V) è necessario optare per una tecnologia in GaAs con lunghezza di canale inferiore a 0,10 μm. Non sono molte le tecnologie industriali disponibili a livello mondiale per poter soddisfare tale vincolo. In Europa (quindi ITAR free) è disponibile la tecnologia OMMIC con lunghezza di canale 0,07 μm che viene scelta come candidato di riferimento per la teconologia da adottare.

In particolare, il LNA è realizzato la tecnologia OMMIC D07IH su substrato di Arseniuro di Gallio. Il processo è su un layer attivo epitassiale ad alto contenuto di Indio, cresciuto su un layer di buffer per creare una transizione dolce con il substrato in GaAs. Questo processo presenta inoltre un’alta frequenza di taglio e basso rumore. Il nome della tecnologia descrive le seguenti caratteristiche del dispositivo attivo:

• D: Depletion mode transistor;
• 07: 0,70 µm di lunghezza di gate;
• I: Indium: alto contenuto di Indio nel canale per favorire le prestazioni di rumore/guadagno ad alta frequenza
• H: Metamorphic Hemt Layer.

Un dispositivo rappresentativo di questa tecnologia presenta circa 1.0 dB di cifra di rumore a 60GHz, associato a 10.0 dB di guadagno con ft e fmax rispettivamente 300 e 450GHz. Quest’ultimi due parametri denotano la capacita delle tecnologia selezionata di poter operatore alle alte frequenza, ed in particolare nella regione delle lunghezze d’onda millimetriche.

Questa tecnologia presenta delle prestazioni che sono paragonabili con quelle che si possono ottenere su Fosfuro di Indio in termini di rumore/guadagno godendo però di una maturità industriale (TRL) molto più avanzata. Il livello d’integrazione è molto alto, permettendo di arrivare anche a transceiver su un singolo chip. I costi risultano nettamente minori rispetto a quelli di una produzione basata su Fosfuro di Indio. Per quanto riguarda il paragone con il Silicio si deve invece specificare che quest’ultimo è molto più economico come tecnologia, ma non è in grado di garantir ei requisiti espressi in Tabella 1 a causa delle limitazioni in frequenza.

Topologia circuitale

Le scelte di progetto sono mirate a soddisfare i requisiti esposti in Tabella 1. Stante la tecnologia selezionata si opta per un LNA a 3 stadi che rappresenta il giusto compromesso per soddisfare simultaneamente i requisiti elettrici, l’ingombro massimo, e la complessità circuitale con la conseguente affidabilità del circuito.

Il singolo stadio di basso rumore / alto guadagno è stato progettato applicando la tecnica della degenerazione induttiva di source. Questa tecnica, ben nota in letteratura scientifica, è stata particolarmente studiata e analiticamente dettagliata all’interno dell’università di Tor Vergata. Le attività svolte su questo tema del gruppo di ricerca sono corroborate dalle seguenti pubblicazioni su riviste internazionali o in atti di conferenza, come da elenco sottostante dal più recente al meno recente.

• Colangeli, S., Ciccognani, W., Salvucci, A., Limiti, E. “Deterministic design of simultaneously matched, two-stage low-noise amplifiers”, 2018, Asia-Pacific Microwave Conference Proceedings, APMC, pp. 558-561
• Ciccognani, W., Longhi, P.E., Colangeli, S., Limiti, E. “Constant mismatch circles and application to low-noise microwave amplifier design”, 2013, IEEE Transactions on Microwave Theory and Techniques, vol 61(12), pp. 4154-4167
• Ciccognani, W., Colangeli, S., Limiti, E., Longhi, P. “Noise measure-based design methodology for simultaneously matched multi-stage low-noise amplifiers”, 2012, IET Circuits, Devices and Systems, vol 6(1), pp. 63-70
• Ciccognani, W., Limiti, E., Longhi, P.E., Renvoisè, M., “MMIC LNAs for radioastronomy applications using advanced industrial 70 nm metamorphic technology”, 2010, IEEE Journal of Solid-State Circuits, vol 45(10), pp. 2008-2015
• Ciccognani, W., Colangeli, S., Limiti, E., Longhi, P. “A novel design methodology for simultaneously matched LNAs based on noise measure”, 2009, Conference Proceedings – 39th European Microwave Conference, EuMC 2009, pp. 1808-1811
• Ciccognani, W., Giannini, F., Limiti, E., Longhi, P.E., Serino, A., “Determining optimum load impedance for a noisy active 2-port network”, 2007 Proceedings of the 37th European Microwave Conference, pp. 1393-139

Il dispositivo selezionato è un 4 x 12,5 µm per una periferia complessiva di 50 µm. tale geometria rappresenta un buon compromesso tra le esigenze, spesso contrastanti, di rumore, guadagno, adattamento e potenza RF incidente. UTV ha provveduto ad estrarre un modello di segnale-rumore ad-hoc per essere impiegato nei simulatori circuitali di tipo CAD.Il punto di lavoro del dispositivo è selezionato per effettuare un trade-off tra rumore e guadagno. Il dispositivo è polarizzato a circa il 40% della IDSS.

Layout

Il layout (sbroglio) del LNA è mostrato nella seguente Figure 3.1. Le dimensioni 3.0 x 2.0 mm² rispettano i requisiti espressi in Tabella 1. Come da convenzione nella progettazione di amplificatori a microonde, le alimentazioni positive (di drain) si trovano sul bordo superiore mentre le alimentazioni negative (di gate) si trovano sul bordo inferiore. Le pad di acceso RF si trovano a metà dei lati corti, rispettivamente con ingresso a sinistra e uscita a destra.

Sono presenti alimentazioni indipendenti per ciascuno stadio. Tuttavia in fase di progetto si è scelta un’unica polarizzazione per tutti i drain (1.5 V)e per tutti i gate (-0.1 V) in modo da semplificare notevolmente il circuito di pilotaggio in tensione esterno al MMIC. Il MMIC presenta condensatori di DC-block alle pad RF.

Figure 3.1: Layout del LNA 59-66GHz. Dimensioni 3.0 mm x 2.0 mm

HPA

Tecnologia

I due parametri critici per un HPA sono solitamente l’efficienza e la Pout. Nel caso più specifico di questo progetto, tuttavia, è stata effettuata una richiesta esplicita sul guadagno in potenza. Mentre la specifica della potenza sviluppata risulta essere relativamente semplice da soddisfare scegliendo opportunamente l’architettura circuitale dell’amplificatore nonché la tecnologia utilizzata per la stessa, quella del guadagno (>18dB in banda V) risulta più complessa alle frequenze considerate. Per i motivi elencati, si è resa necessaria la scelta di una tecnologia che fornisse una densità di potenza particolarmente elevata, garantendo comunque un livello di guadagno sufficiente, cosa possibile solamente per lunghezze di canale inferiori ai 100nm. Non sono molte le tecnologie industriali disponibili a livello mondiale per poter soddisfare tale vincolo. In Europa (quindi ITAR free) è disponibile la tecnologia OMMIC con lunghezza di canale 60nm che viene scelta come candidato di riferimento per la tecnologia da adottare.

In particolare, l’amplificatore è realizzato la tecnologia OMMIC D006GH su substrato di Silicio. Il processo è su un layer attivo epitassiale in GaN, cresciuto su un layer di buffer per creare una transizione dolce con il substrato in Silicio. Il nome della tecnologia descrive le caratteristiche del dispositivo attivo:

• D: Depletion mode transistor;
• 006: 60 nm di lunghezza di gate;
• GH: GaN –  HEMT Metamorfico realizzato tramite una doppia eterostruttura in GaN.

Un dispositivo rappresentativo di questa tecnologia presenta una densità di potenza di 3.3W/mm, con una ft pari a 105 GHz. Quest’ultimo parametro denota la capacità della tecnologia selezionata di poter operare a frequenze elevate, ed in particolare nella regione delle lunghezze d’onda millimetriche. L’imparagonabile valore di densità di potenza che contraddistingue la presente tecnologia la rende particolarmente adatta al trattamento ed alla generazione di segnali caratterizzati da una potenza molto elevata. Per soddisfare tali requisiti con una tecnologia in GaAs, sicuramente più adatta a soddisfare le richieste di guadagno e di elevata frequenza operativa, sarebbe stato necessario integrare più HPA in parallelo, incrementando la complessità dei circuiti e la superficie occupata.

Topologia circuitale

Le scelte di progetto sono mirate a soddisfare i requisiti esposti in Tabella 1. Stante la tecnologia selezionata si opta per un HPA corporate a 3 stadi, che rappresenta il giusto compromesso per soddisfare simultaneamente i requisiti elettrici, l’ingombro massimo, e la complessità circuitale con la conseguente affidabilità del circuito.

L’architettura è costituita da una cascata di 1-2-4 dispositivi, tutti caratterizzati da una periferia di 4×50 µm. Tale scelta è giustificata dal voler coniugare i requisiti di potenza, guadagno, e di temperatura operativa di giunzione, motivo per cui è stata stilata una tabella relativa alla resistenza termica di tutte le periferie disponibili. Particolare attenzione è stata posta nel design del combinatore d’uscita, rete critica per la ricombinazione del segnale generato dai quattro dispositivi che realizzano l’ultimo stadio. In particolare, l’utilizzo di un doppio capacitore verso massa posto sulla linea d’uscita dei dispositivi ha permesso di ottimizzare le perdite di inserzione, riducendole di 0.3dB. I singoli dispositivi sono stati stabilizzati con l’ausilio di una rete basata su due capacità shunt separate da un resistore, struttura che va ad introdurre perdite a sino a 40 GHz, introducendo tuttavia una pendenza non nulla del guadagno in banda. Uno dei condensatori della suddetta rete funge anche da elemento di decoupling. La stabilizzazione ad alta frequenza è stata invece ottenuta più semplicemente con l’aggiunta delle reti di adattamento di interstadio.

Layout

Il layout dell’amplificatore di potenza è mostrato nella Figure 3‑2. Le dimensioni sono pari a 3.0 x 2.5 mm². I pad di acceso RF si trovano a metà dei lati corti, rispettivamente con ingresso a sinistra e uscita a destra. In fase di progetto si è scelta un’unica polarizzazione per tutti i drain (12 V) e per tutti i gate (-1.53 V) in modo da semplificare notevolmente il circuito di pilotaggio in tensione esterno al MMIC. Tuttavia, ogni stadio ha la propria coppia di pad di alimentazione dedicata, in maniera tale da ridurre eventuali loop di instabilità e per fornire una maggiore libertà in fase di misura.

Figure 3‑2: Layout dell’HPA 59-66GHz. Dimensioni 3.0 mm x 2.5 mm

Mixer a fondamentale

Tecnologia

La tecnologia è scelta per rispettare il requisito di Conversion Loss alla potenza LO specificata. La scelta ricade sulla tecnologia europea GaAs fornita da OMMIC, e più un particolare il processo D01MH. Il processo è su un layer attivo epitassiale ad alto contenuto di Indio, cresciuto su un layer di buffer per creare una transizione dolce con il substrato in GaAs. Questo processo presenta inoltre un’elevata tensione di breakdown, un’alta frequenza di taglio e basso rumore. Il nome della tecnologia descrive le seguenti caratteristiche del dispositivo attivo:

• D: Depletion mode transistor;
• 01: 0,13 µm di lunghezza di gate;
• MH: Metamorphic Hemt Layer (su GaAs)

Questa tecnologia presenta delle prestazioni che sono paragonabili con quelle che si possono ottenere su Fosfuro di Indio in termini di perdite di conversione e rumore. Il livello d’integrazione è molto alto, permettendo di arrivare anche a transceiver su un singolo chip.

I costi risultano nettamente minori rispetto a quelli di una produzione basata su Fosfuro di Indio. Per quanto riguarda il paragone con il Silicio si deve invece specificare che quest’ultimo è molto più economico come materia prima, ma tecnologicamente sono necessarie circa il triplo se non il quadruplo del numero di maschere dell’Arseniuro di Gallio. Il prezzo della realizzazione delle maschere è un costo non ricorrente che trova giustificazione solo in una produzione di massa, non adatta agli scopi di questo progetto.

Topologia circuitale

Considerate le specifiche di progetto e le frequenze RF e IF di progetto, si è scelto di implementare una topologia singolarmente bilanciato con reti di tipo BALUN alle porte IF e LO. Alla porta RF è presente invece un divisore in fase come mostrato schematicamente in Figure 3‑3.

Figure 3‑3: Mixer bilanciato con: ibrida a 180° su LO e IF; RF in fase.

Il mixer resistivo (schematizzato con due FET in Figure 3‑3.) è basato su una configurazione con due transistori in parallelo.

Il segnale di oscillatore locale è applicato sui gate ad equi-ampiezza ma in controfase. La forma d’onda risultante della conduttanza di canale teorica contiene solo armoniche pari di LO, andando a massimizzare l’ordine di mescolamento caratteristico di un mixer single ended e, di conseguenza, minimizzare la perdita di conversione. I segnali a frequenza intermedia e radiofrequenza sono prelevati/applicati, dopo delle reti opportune di filtraggio, tra drain e source, che nel presente progetto risulta vincolato a massa. Per massimizzare la prestazione di conversion loss si è scelta di polarizzare i gate dei due transistor ad una tensione negativa pari ad -1V.

Possiamo elencare i seguenti vantaggi di questa topologia che risultano particolarmente adatti alla presente applicazione:

• Il consumo di potenza in DC è basso;
• L’isolamento LO-IF e LO-RF è molto alto per la simmetria presente che porta alla cancellazione del segnale a frequenza di oscillatore locale sulle porte RF e IF;
• Le frequenze LO e RF sono molto distanti e quindi è più facile operare un filtraggio per aumentare l’isolamento.

Layout

In Figure 3‑4 è mostrato il layout del mixer resistivo singolarmente bilanciato implementato in questo progetto.

Le sezioni principali del mixer sono descritte all’interno di aree tratteggiate. Sono anche indicate le porte a cui immettere / prelevare i segnali di interesse nonché le dimensioni X-Y del MMIC.

Figure 3‑4: Layout mixer resistivo singolarmente bilanciato.

Mixer subarmonico

Scelta della tecnologia

Il presente mixer utilizza la tecnologia OMMIC D01MH su substrato di Arseniuro di Gallio. Il processo è su un layer attivo epitassiale ad alto contenuto di Indio, cresciuto su un layer di buffer per creare una transizione dolce con il substrato in GaAs. Questo processo presenta inoltre un’elevata tensione di breakdown, un’alta frequenza di taglio e basso rumore. Il nome della tecnologia descrive le seguenti caratteristiche del dispositivo attivo:

• D: Depletion mode transistor;
• 01: 0,13 µm di lunghezza di gate;
• MH: Metamorphic Hemt Layer.

Questa tecnologia presenta delle prestazioni che sono paragonabili con quelle che si possono ottenere su Fosfuro di Indio in termini di perdite di conversione e rumore. Il livello d’integrazione è molto alto, permettendo di arrivare anche a transceiver su un singolo chip.

I costi risultano nettamente minori rispetto a quelli di una produzione basata su Fosfuro di Indio. Per quanto riguarda il paragone con il Silicio si deve invece specificare che quest’ultimo è molto più economico come materia prima, ma tecnologicamente sono necessarie circa il triplo se non il quadruplo del numero di maschere dell’Arseniuro di Gallio. Il prezzo della realizzazione delle maschere è un costo non ricorrente che trova giustificazione solo in una produzione di massa, non adatta agli scopi di questo progetto.

Topologia

Considerate le specifiche di progetto e la carta delle spurie in Figure 3‑5, che ha evidenziato l’assenza di spurie in banda per ordini di mescolamento fino al settimo, si è scelto di implementare un mixer resistivo subarmonico.

Figure 3‑5: Carta delle spurie mixer downconverter.

Questa topologia è particolarmente adatta ad essere utilizzata a frequenze dove è difficile ottenere una sorgente di oscillatore locale che sia a basso rumore ed abbia una potenza considerevole.

Figure 3‑6: Schema mixer subarmonico a FET.

Il mixer resistivo subarmonico (Figure 3‑6) è basato su una configurazione con due mHEMT in parallelo. Il segnale di oscillatore locale è applicato sui gate con stessa ampiezza ma in controfase. La forma d’onda risultante della conduttanza di canale teorica contiene solo armoniche pari di LO, andando a massimizzare l’ordine di mescolamento caratteristico di un mixer subarmonico e, di conseguenza, minimizzare la perdita di conversione. I segnali a frequenza intermedia e radiofrequenza sono prelevati, dopo delle reti opportune di filtraggio, tra drain e source, che nel presente progetto risulta vincolato a ground. Per fare in modo che il dispositivo attivo si comporti come una resistenza lineare tempo variante, i drain dei dispositivi attivi sono posti ad una tensione di polarizzazione nulla.

Possiamo elencare i seguenti vantaggi di questa topologia che risultano particolarmente adatti alla presente applicazione:

• La frequenza di oscillatore locale è solo la metà di quella richiesta nel caso si usasse un mixer con ordine di mescolamento fondamentale basato sulla prima armonica;
• Il rumore di ampiezza e di fase dell’oscillatore locale è soppresso;
• Il consumo di potenza in DC è basso;
• L’isolamento LO-IF e LO-RF è molto alto per la simmetria presente che porta alla cancellazione del segnale a frequenza di oscillatore locale sulle porte RF e IF;
• Le frequenze LO e RF sono molto distanti e quindi è più facile operare un filtraggio per aumentare l’isolamento.

Layout

In Figure 3‑4 è mostrato il layout del mixer resistivo subarmonico implementato in questo progetto.

Figure 3‑7: Layout mixer resistivo subarmonico.

Vai al prossimo articolo: Campagna di misura